

GIẢI BÀI TẬP CHƯƠNG 4

1. Một bộ nhớ có m đường địa chỉ và có n đường dữ liệu, lập công thức tính dung lượng D của nó, đơn vị là byte?

Giải:

Dung lượng của nó là:
$$D = \frac{n}{8} 2^m \text{ Bytes}$$

Đặc biệt, nếu $n = 8$ thì:
$$D = 2^m \text{ Bytes}$$

2. Cho 1 bộ nhớ có dung lượng là D (byte), số bit của bus số liệu là n (cùng số bit của 1 ô nhớ). Hãy cho biết số bit địa chỉ?

Giải:

$$D = \frac{n}{8} 2^m \Rightarrow m = \log_2 \left(\frac{8D}{n} \right) \text{ bit} \quad \text{Nếu } n=8 \text{ thì: } m = \log_2(D) \text{ bit}$$

3. Một bộ nhớ có 4 chip, mỗi chip có dung lượng là 1KB. Tính số bit địa chỉ của mỗi chip và bit địa chỉ của bộ nhớ. Vẽ sơ đồ kết nối các chip trong bộ nhớ.

Giải:


- Số bit địa chỉ của mỗi chip:

$$m = \log_2(D_0) = \log_2(1kB) = \log_2(2^{10}) = 10 \text{ bit}$$

- Số bit địa chỉ của bộ nhớ là:

$$m = \log_2(D) = \log_2(4kB) = \log_2(4 \cdot 2^{10}) = \log_2(2^2 \cdot 2^{10}) = 12 \text{ bit}$$

- Sơ đồ bộ nhớ



4. Một bộ nhớ gồm 3 chip nhớ. Hãy điền các bit 0, hoặc 1, hoặc X (trường hợp không cần xét) vào bảng trạng thái sau:

	$\overline{CS}_0$	$\overline{CS}_1$	$\overline{CS}_2$	$\overline{OE}_0$	$\overline{OE}_1$	$\overline{OE}_2$	$R/\overline{W}_0$	$R/\overline{W}_1$	$R/\overline{W}_2$
Ghi chip 1	1	0	1	x	1	x	x	0	x
Đọc chip 0	0	1	1	0	x	x	1	x	x
Ghi chip 2	1	1	0	x	x	1	x	x	0
Đọc chip 2	1	1	0	x	x	0	x	x	1
Ghi chip 0	0	1	1	1	x	x	0	x	x
Đọc chip 1	1	0	1	x	0	x	x	1	x

6. Cho một bộ nhớ cache **tương ứng trực tiếp** có 8 khối, mỗi khối có 16 byte. Bộ nhớ trong có 256 khối. Khi thành công cache sử dụng cách ghi lại; Khi thất bại cache dùng cách ghi có nạp.

6.1. Tính số bit dùng để xác định: địa chỉ 1 ô nhớ trong bộ nhớ trong (m); số thứ tự khối trong bộ nhớ trong (mi); số thứ tự ô nhớ trong 1 khối (ml); số thứ tự khối trong cache (mk); số bit xác định số thứ tự tập hợp trong cache (mỗi tập hợp có 2 khối, mth), nhãn của 1 khối trong cache trong các trường hợp xếp khối: tương ứng trực tiếp (mnhanTUTT), hoàn toàn phối hợp (mnhanHTPH), phối hợp theo tập hợp (mnhanPHTH).

Giải:

- Dung lượng bộ nhớ: $D=256 \times 16=4096B \rightarrow$ Số bit dùng để xác định địa chỉ 1 ô nhớ trong bộ nhớ trong:


$$m = \log_2(D) = \log(256 \times 16) = \log(256) + \log(16) = 8 + 4 = 12 \text{ bit}$$

- Số bit dùng để xác định số thứ tự khối trong bộ nhớ trong:

$$m_i = \log_2(\text{số khối trong bộ nhớ trong}) = \log_2(256) = 8 \text{ bit}$$

- Số bit dùng để xác định số thứ tự ô nhớ trong 1 khối:

$$m_l = \log_2(\text{số ô nhớ trong 1 khối}) = \log_2(16) = 4 \text{ bit}$$




- Số bit dùng để xác định số thứ tự khối trong cache (tương ứng trực tiếp):

$$m_k = \log_2(\text{số khối trong cache}) = \log_2(8) = 3 \text{ bit}$$

- Số bit dùng để xác định số thứ tự tập hợp trong cache (1 tập hợp có 2 khối:).

$$m_{TH} = \log_2(\text{số TH trong cache}) = \log_2(4) = 2 \text{ bit}$$



- Số bit dùng để xác định nhãn của 1 khối trong cache, trường hợp tương ứng trực tiếp.

$$m_{nhãn} = m - (m_l + m_k) = 12 - (4 + 3) = 5 \text{ bit}$$

- Số bit dùng để xác định nhãn của 1 khối trong cache, trường hợp hoàn toàn phối hợp.

$$m_{nhãn} = m - m_l = 12 - 4 = 8 \text{ bit}$$

- Số bit dùng để xác định nhãn của 1 khối trong cache, trường hợp phối hợp theo tập hợp.

$$m_{nhãn} = m - (m_I + m_{TH}) = 12 - (4 + 2) = 6 \text{ bit}$$

- 6.2. Giả sử lúc khởi động, cho biết 8 khối sau đây của bộ nhớ trong đã được đưa lên cache: **8, 17, 23, 34, 38, 67, 69, 132**. Viết bảng nhãn của các khối hiện đang nằm trong cache ngay sau khi khởi động. M là bit đánh dấu trong chiến thuật ghi lại, ngay sau khi khởi động M=0, nếu một khối đã được ghi thì M=1.

Địa chỉ (12 bit)											
Số thứ tự khối (256 khối= 8bit)								Đ/chỉ trong khối			
Nhãn					Chỉ số			Đ/chỉ trong khối			
5 bit					3 bit			4 bit			

Chỉ	Nhãn					M
0						
1						
2						
3						
4						
5						
6						
7						

Bảng nhãn

Khối 08 = 08H = 0000 1**000**
 Khối 17 = 11H = 0001 0**001**
 Khối 23 = 17H = 0001 0**111**
 Khối 34 = 22H = 0010 0**010**
 Khối 38 = 26H = 0010 0**110**
 Khối 67 = 43H = 0100 0**011**
 Khối 69 = 45H = 0100 0**101**
 Khối 132 = 84H = 1000 0**100**

■ Bảng nhân sau khi khởi

Khối	Nhân						Chỉ số			Chỉ	Nhân					M
8	0	0	0	0	1		0	0	0	0	0	0	0	0	1	0
17	0	0	0	1	0		0	0	1	1	0	0	1	0	0	0
23	0	0	0	1	0		1	1	1	2	0	0	1	0	0	0
34	0	0	1	0	0		0	1	0	3	0	1	0	0	0	0
38	0	0	1	0	0		1	1	0	4	1	0	0	0	0	0
67	0	1	0	0	0		0	1	1	5	0	1	0	0	0	0
69	0	1	0	0	0		1	0	1	6	0	0	1	0	0	0
132	1	0	0	0	0		1	0	0	7	0	0	0	1	0	0

Bảng nhân

Ghi chú: Chuyển từ thập phân sang HEX

132	16				
4	8	16		4	
	8	0		8	

$$132_{10} = 84H$$

- 6.3. Cập nhật bảng nhân khi CPU phát ra một trong các địa chỉ sau đây để đọc hoặc ghi vào bộ nhớ trong:

1- Đọc:43FH: 01000**011**1111

Chỉ số	Nhản					M
0	0	0	0	0	1	0
1	0	0	0	1	0	0
2	0	0	1	0	0	0
3	0	1	0	0	0	0
4	1	0	0	0	0	0
5	0	1	0	0	0	0
6	0	0	1	0	0	0
7	0	0	0	1	0	0

Trước khi đọc



Chỉ số	Nhản					M
0	0	0	0	0	1	0
1	0	0	0	1	0	0
2	0	0	1	0	0	0
3	0	1	0	0	0	0
4	1	0	0	0	0	0
5	0	1	0	0	0	0
6	0	0	1	0	0	0
7	0	0	0	1	0	0

Sau khi đọc

M=0 ⇒ Đọc dữ liệu từ bộ nhớ cache, bảng nhãn không thay đổi.

2- Đọc:82AH: 10000**010**1010

Chỉ số	Nhản					M
0	0	0	0	0	1	0
1	0	0	0	1	0	0
2	0	0	1	0	0	0
3	0	1	0	0	0	0
4	1	0	0	0	0	0
5	0	1	0	0	0	0
6	0	0	1	0	0	0
7	0	0	0	1	0	0

Trước khi đọc



Chỉ số	Nhản					M
0	0	0	0	0	1	0
1	0	0	0	1	0	0
2	1	0	0	0	0	0
3	0	1	0	0	0	0
4	1	0	0	0	0	0
5	0	1	0	0	0	0
6	0	0	1	0	0	0
7	0	0	0	1	0	0

Sau khi đọc

M=0 ⇒ Nạp khối mới lên cache, cập nhật bảng nhãn, đọc dữ liệu từ bộ nhớ cache.

4- Ghi:08CH: 00001**000**1100

Chỉ số	Nhản					M
0	0	0	0	0	1	0
1	1	0	0	1	0	0
2	1	0	0	0	0	0
3	0	1	0	0	0	0
4	1	0	0	0	0	0
5	0	1	0	0	0	0
6	0	0	1	0	0	0
7	0	0	0	1	0	0

Trước khi ghi



Chỉ số	Nhản					M
0	0	0	0	0	1	1
1	1	0	0	1	0	0
2	1	0	0	0	0	0
3	0	1	0	0	0	0
4	1	0	0	0	0	0
5	0	1	0	0	0	0
6	0	0	1	0	0	0
7	0	0	0	1	0	0


Sau khi ghi

M=0 ⇒ Chỉ ghi vào bộ nhớ cache, cập nhật bit M=1

5-Ghi:B4AH: 10110**100**1010

Chỉ số	Nhản					M
0	0	0	0	0	1	1
1	1	0	0	1	0	0
2	1	0	0	0	0	0
3	0	1	0	0	0	0
4	1	0	0	0	0	0
5	0	1	0	0	0	0
6	0	0	1	0	0	0
7	0	0	0	1	0	0

Trước khi ghi



Chỉ số	Nhản					M
0	0	0	0	0	1	1
1	1	0	0	1	0	0
2	1	0	0	0	0	0
3	0	1	0	0	0	0
4	1	0	1	1	0	0
5	0	1	0	0	0	0
6	0	0	1	0	0	0
7	0	0	0	1	0	0

Sau khi ghi

M=0 ⇒ Ghi vào bộ nhớ trong và nạp khối lên cache, cập nhật bảng nhản

Chỉ giải một số câu làm mẫu. Các câu khác tương tự.

7. Tương tự như câu 6.2, nhưng với bộ nhớ cache hoàn toàn phối hợp.

Trong trường hợp này thì không cần xác định số thứ tự khối trong bộ nhớ cache, nên trong từ địa chỉ 12 bit, 4 bit thấp được dùng để xác định địa chỉ của 1 ô nhớ trong 1 khối 8 bit còn lại là nhãn (cũng chính là số bit xác định số thứ tự khối trong bộ nhớ trong). Ta cũng đổi số thứ tự khối trong bộ nhớ trong ra số nhị phân và đây cũng chính là nhãn.

Số thứ tự khối trong RAM được đem lên cache								
Thập phân	Nhị phân							
8	0	0	0	0	1	0	0	0
17	0	0	0	1	0	0	0	1
23	0	0	0	1	0	1	1	1
34	0	0	1	0	0	0	1	0
38	0	0	1	0	0	1	1	0
67	0	1	0	0	0	0	1	1
69	0	1	0	0	0	1	0	1
132	1	0	0	0	0	1	0	0

Bảng nhãn sau khi khởi động: Xếp ngẫu nhiên/tuỳ ý (không cần theo thứ tự) .

Chỉ số khối	Nhãn								M
0	0	0	0	0	1	0	0	0	0
1	0	0	0	1	0	0	0	1	0
2	0	0	0	1	0	1	1	1	0
3	0	0	1	0	0	0	1	0	0
4	0	0	1	0	0	1	1	0	0
5	0	1	0	0	0	0	1	1	0

6	0	1	0	0	0	1	0	1	0
7	1	0	0	0	0	1	0	0	0

8. Tương tự như câu 6.2, nhưng với bộ nhớ cache phối hợp theo tập hợp.

Với trường hợp này, trong số bit địa chỉ, 4 bit thấp cũng được dùng để xác định địa chỉ của 1 ô nhớ trong khối, trong 8 bit còn lại (tương ứng với số thứ tự khối trong bộ nhớ trong) thì 2 bit thấp được dùng để chỉ số thứ tập hợp và 6 bit cao địa dùng để làm nhãn. Tao có bảng chuyển đổi 8 bit số thứ khối trong bộ nhớ trong thành nhị phân như sau:

Số thứ tự khối trong RAM									
Thập phân	Nhị phân							Số TT tập hợp	
	Nhãn								
8	0	0	0	0	1	0	0	0	
17	0	0	0	1	0	0	0	1	
23	0	0	0	1	0	1	1	1	
34	0	0	1	0	0	0	1	0	
38	0	0	1	0	0	1	1	0	
67	0	1	0	0	0	0	1	1	
69	0	1	0	0	0	1	0	1	
132	1	0	0	0	0	1	0	0	

Bảng nhãn sau khi khởi động: Xếp đúng tập hợp theo qui định, trong tập hợp xếp ngẫu nhiên/tuỳ ý (không cần theo thứ tự).

Số TT tập hợp	Nhãn						M
0	0	0	0	0	1	0	0
	1	0	0	0	0	1	0
1	0	1	0	0	0	1	0

	0	0	0	1	0	0	0
2	0	0	1	0	0	0	0
	0	0	1	0	0	1	0
3	0	0	0	1	0	1	0
	0	1	0	0	0	0	0

9. Giải thông của bộ nhớ trong:

- Một bộ nhớ có thời gian thâm nhập là $T_L = 20\text{ns}$, thời gian nạp lại là $T_F = 5\text{ns}$, độ rộng bus dữ liệu là 2 bytes. Tính dải thông bộ nhớ.
- Một bộ nhớ có chu kỳ bộ nhớ là $T_C = 40\text{ns}$, độ rộng bus dữ liệu là 2 bytes. Dùng kỹ thuật ống dẫn cho phép gói đầu 4 truy xuất, giả sử bỏ qua thời gian đầu (từ khi đưa địa chỉ thứ I đến địa chỉ thứ II) Tính dải thông bộ nhớ.

Giải: Xem slide bài giảng

10. Cho 1 bộ nhớ ảo có 16 trang, mỗi trang có dung lượng là 4KB, mỗi ô nhớ 1 byte. Bộ nhớ trong có 8 trang.

- Tính số bit của địa chỉ ảo và của địa chỉ thực.
- Cho biết địa chỉ thực khi CPU xuất ra địa chỉ ảo là 8196 để truy xuất bộ nhớ. Cho biết thành công hay thất bại, tìm địa chỉ thật.
- Cho biết địa chỉ thực khi CPU xuất ra địa chỉ ảo là 8A3CH để truy xuất bộ nhớ. Cho biết thành công hay thất bại, tìm địa chỉ thật.

Giả sử trang thật ít dùng nhất hiện thời là trang 4 và bảng trang như hình sau.

	Present bit	Page Frame
0	1	010
1	1	001
2	1	110
3	1	000
4	1	100
5	1	011
6	0	xxx
7	0	xxx
8	0	xxx
9	1	101
10	0	xxx
11	1	111
12	0	xxx
13	0	xxx
14	0	xxx
15	0	xxx

- a) Tính: số bit của địa chỉ ảo (m_{ao}), của địa chỉ thực (m_{thuc}), số thứ tự trang ảo (m_{sttao}), số thứ tự trang thật (m_{stthat})..


$$m_{ao} = \log(Dao) = \log(16 * 4kB) = \log(2^4 * 2^2 * 2^{10}) = 16bit$$

$$m_{that} = \log(Dthat) = \log(8 * 4kB) = \log(2^3 * 2^2 * 2^{10}) = 15bit$$

$$m_{sttao} = \log(16) = 4bit$$

$$m_{stthat} = \log(8) = 3bit$$

- b) Cho biết địa chỉ thực khi CPU xuất ra địa chỉ ảo là 8196 để truy xuất bộ nhớ. Cho biết thành công hay thất bại, tìm địa chỉ thật.



Giải: Xem side bài giảng

11. Một tổ chức bộ nhớ như sau: bộ nhớ thật 64 byte, bộ nhớ ảo 128 byte, kích thước trang 16 byte.
- Lập bảng trang mô tả cơ chế nhận diện trang trong tổ chức bộ nhớ ảo.
 - Cho bảng trang và dữ liệu trong bộ nhớ trong như hình sau, khi CPU xuất ra địa chỉ 1100001 để đọc bộ nhớ. Cho biết số liệu đọc được.

Giải: Xem slide bài giảng

12. Một tổ chức bộ nhớ như sau: bộ nhớ thật 8 kB, bộ nhớ ảo 128 kB, kích thước trang 16 kB. Giả sử mỗi ô nhớ có dung lượng là 1Byte.

a) Số bit mô tả số thứ tự trang ảo.

Số trang ảo = $128/16 = 8 \rightarrow$ Số bit mô tả số thứ tự trang ảo = $\log_2(8) = 3$.

b) Số bit mô tả số thứ tự trang thật.

Số trang thật = $64/16 = 4 \rightarrow$ Số bit mô tả số thứ tự trang ảo = $\log_2(4) = 2$.

c) Số bit mô tả số địa chỉ 1 ô nhớ trong trang

$n_{\text{ảo}} = \log_2(16 \times 2^{10}) = 14$

d) Số bit địa chỉ ảo

$n_{\text{ảo}} = \log_2(128 \times 2^{10}) = 17$

e) Số bit địa chỉ thật:

$n_{\text{thật}} = \log_2(64 \times 2^{10}) = 16$

f) Độ dời (offset) trong một địa chỉ ô nhớ.

$n_{\text{offset}} = \text{Số bit mô tả số địa chỉ 1 ô nhớ trong trang} = 17 - 3 = 16 - 2 = 14$

g) Giả sử 4 trang được đưa lên trang thực lần lượt tương ứng với các trang ảo như sau:

Số thứ tự trang thật (Thập phân)	Số thứ tự trang ảo (Thập phân)
0	3
1	5
2	1
3	0

Hãy lập bảng trang mô tả cơ chế nhận diện trang trong tổ chức bộ nhớ ảo.

Số thứ tự trang ảo (Thập phân)	Số thứ tự trang thật (Nhị phân)	Present bit
0	11	1
1	10	1
2	xx	0
3	00	1
4	xx	0
5	01	1
6	xx	0
7	xx	0
8	xx	0

h) CPU truy xuất đến địa chỉ ảo 8915. Cho biết thành công hay thất bại bộ nhớ ảo. Nếu thành công thì cho biết địa chỉ thật.

$8915_{10} = 00010001011010011 \rightarrow$ Trong trang ảo thứ 0 $\rightarrow$ Present bit = 1

$\rightarrow$ thành công $\rightarrow$ địa chỉ thật 1110001011010011

Ví dụ 2: Một tổ chức bộ nhớ như sau: bộ nhớ thật 64 byte, bộ nhớ ảo 128 byte, kích thước trang 16 byte.

1. Lập bảng trang mô tả cơ chế nhận diện trang trong tổ chức bộ nhớ ảo.

Số trang của bộ nhớ ảo = $128/16 = 8$

Số bit biểu diễn STT trang ảo = $\log(\text{số trang ảo}) = \log(8) = 3 \text{ bit}$

Số trang thật = $64/16 = 4$

Số bit biểu diễn STT trang thật = $\log(\text{số trang thật}) = \log(4) = 2 \text{ bit}$

Số trang thật = $64/16 = 4$

000	1	00
001	1	11
010	0	xx
011	0	xx
100	0	xx
101	0	xx
110	1	10
111	0	xx

2. Cho bảng trang và dữ liệu trong bộ nhớ trong như hình sau, khi CPU xuất ra địa chỉ 1100001 để đọc bộ nhớ. Cho biết số liệu đọc được.

00	C7 45 F9 E2 99 17 02 1120 21 23 67 25 11 81A8
01	36 45 33 2F 1E 56 11 35 89 44 92 33 66 71 22 21
10	E4
11	41 12 71

Địa chỉ ảo → 1100001 → Địa chỉ thật 100001

Thành công → Vào trang 6, ô nhớ số 2 lấy số liệu → 22